| 0x1 | Initialisering av den svært nøyaktige hendelsestidtakeren mislyktes på grunn av et BIOS-konfigurasjonsproblem.%nOperativsystemet bruker en annen tilgjengelig plattformtidtaker i stedet for den svært nøyaktige hendelsestidtakeren.%n%nKontakt systemleverandøren for teknisk assistanse.%nInitialiseringsstatus: %1. |
Initialization of the High Precision Event Timer failed due to a BIOS configuration problem.%nThe operating system will use another available platform timer in lieu of the High Precision Event Timer.%n%nContact your system vendor for technical assistance.%nInitialization status: %1. |
| 0x2 | Initialisering av den svært nøyaktige hendelsestidtakeren mislyktes på grunn av maskinvare som ikke støttes.%nOperativsystemet bruker en annen tilgjengelig plattformtidtaker i stedet for den svært nøyaktige hendelsestidtakeren.%n%nInitialiseringsstatus: %1. |
Initialization of the High Precision Event Timer failed due to unsupported hardware.%nThe operating system will use another available platform timer in lieu of the High Precision Event Timer.%n%nInitialization status: %1. |
| 0x3 | Initialisering av den svært nøyaktige hendelsestidtakeren mislyktes på grunn av et problem med avbrutt konfigurasjon.%nOperativsystemet bruker en annen tilgjengelig plattformtidtaker i stedet for den svært nøyaktige hendelsestidtakeren.%n%nDet kan være mulig å løse dette problemet med en oppdatert system-BIOS.%nKontakt systemleverandøren for teknisk assistanse.%nInitialiseringsstatus: %1. |
Initialization of the High Precision Event Timer failed due to an interrupt configuration problem.%nThe operating system will use another available platform timer in lieu of the High Precision Event Timer.%n%nIt may be possible to address this problem with an updated system BIOS.%nContact your system vendor for technical assistance.%nInitialization status: %1. |
| 0x4 | På grunn av et uventet forhold vil operativsystemet bruke en annen tilgjengelig plattformtidtaker i stedet for prosessorens syklustellere. Status: %1. |
Due to an unexpected condition, the operating system will use another available platform timer in lieu of the processor's cycle counters. Status: %1. |
| 0xB | Den svært nøyaktige hendelsestidtakeren mislyktes med å levere meldingssignaliserte avbrudd. Operativsystemet vil gå tilbake til linjebaserte avbrudd for denne tidtakeren.%nInitialiseringsstatus: %1. |
The High Precision Event Timer failed to deliver message signalled interrupts. The operating system will fall back to line based interrupts for this timer.%nInitialization status: %1. |
| 0xC | Plattformfastvaren har skadet minne i forrige systemstrømovergang. Se etter oppdatert fastvare for systemet. |
The platform firmware has corrupted memory across the previous system power transition. Please check for updated firmware for your system. |
| 0xD | Overvåkingstidtakeren for systemet ble startet. |
The system watchdog timer was triggered. |
| 0x50000002 | Feil |
Error |
| 0x50000003 | Advarsel |
Warning |
| 0x50000004 | Informasjon |
Information |
| 0x50000005 | Detaljert |
Verbose |
| 0x90000001 | Microsoft-Windows-HAL |
Microsoft-Windows-HAL |
| 0x90000002 | System |
System |
| 0x90000003 | Microsoft-Windows-HAL/feilsøking |
Microsoft-Windows-HAL/Debug |
| 0xB0000005 | På grunn av et forventet forhold vil operativsystemet bruke en annen tilgjengelig plattformtidtaker i stedet for prosessorens syklustellere. Status: %1. |
Due to an expected condition, the operating system will use another available platform timer in lieu of the processor's cycle counters. Status: %1. |
| 0xB0000007 | Prosessorsyklustelleren i prosessoren %2 er gransket av prosessoren %1. Fant tellerdeltaen %3. Den anslåtte kommunikasjonsforsinkelsen mellom disse prosessorene var %4. |
The processor cycle counter on processor %2 has been probed by processor %1. A counter delta of %3 was detected. The approximate communication delay between these processors was detected to be %4. |
| 0xB0000008 | Prosessorens syklustellere er synkronisert fra prosessoren %1 innenfor godkjente driftsterskler. Den maksimale positive deltaen var %3, og den maksimale negative deltaen var %4. Synkronisering ble utført i %5 mikrosekunder. |
The processor's cycle counters have been successfully synchronized from processor %1 within acceptable operating thresholds. The maximum positive delta detected was %3 and the maximum negative delta was %4. Synchronization executed for %5 microseconds. |
| 0xB0000009 | Prosessorsyklustelleren i prosessoren %2 ble synkronisert mot prosessoren %1 med en justering på %4 sykluser i forsøk %5. Dette førte til en delta på %3 sykluser. |
The processor cycle counter on processor %2 was synchronized against processor %1 using an adjustment of %4 cycles on attempt %5. This resulted in a delta of %3 cycles. |
| 0xB000000A | Synkroniseringen av prosessorens syklustellere kunne ikke synkronisere prosessorene innenfor godkjente driftsterskler. Status: %1. |
The synchronization of the processor's cycle counters was not able to synchronize the processors within acceptable operating thresholds. Status: %1. |
| 0xB000000E | Overvåkingstidtakeren for reaktivering ble startet. |
The watchdog wake timer was triggered. |