| 0x1 | Initialisatie van de High Precision Event Timer is mislukt vanwege een probleem met de BIOS-configuratie.%nHet besturingssysteem gebruikt hierdoor een andere platformtimer.%n%nNeem contact op met de fabrikant van het systeem voor technische ondersteuning.%nInitialisatiestatus: %1. |
Initialization of the High Precision Event Timer failed due to a BIOS configuration problem.%nThe operating system will use another available platform timer in lieu of the High Precision Event Timer.%n%nContact your system vendor for technical assistance.%nInitialization status: %1. |
| 0x2 | Initialisatie van de High Precision Event Timer is mislukt vanwege niet-ondersteunde hardware.%nHet besturingssysteem gebruikt hierdoor een andere platformtimer.%n%nInitialisatiestatus: %1. |
Initialization of the High Precision Event Timer failed due to unsupported hardware.%nThe operating system will use another available platform timer in lieu of the High Precision Event Timer.%n%nInitialization status: %1. |
| 0x3 | Initialisatie van de High Precision Event Timer is mislukt vanwege een probleem met de interruptconfiguratie.%nHet besturingssysteem gebruikt hierdoor een andere platformtimer.%n%nDit probleem kan mogelijk worden opgelost met een bijgewerkt systeem-BIOS.%nNeem contact op met de fabrikant van het systeem voor technische ondersteuning.%nInitialisatiestatus: %1. |
Initialization of the High Precision Event Timer failed due to an interrupt configuration problem.%nThe operating system will use another available platform timer in lieu of the High Precision Event Timer.%n%nIt may be possible to address this problem with an updated system BIOS.%nContact your system vendor for technical assistance.%nInitialization status: %1. |
| 0x4 | Vanwege een onverwachte omstandigheid wordt een andere beschikbare platformtimer gebruikt in plaats van de processorcyclustellers. Status: %1. |
Due to an unexpected condition, the operating system will use another available platform timer in lieu of the processor's cycle counters. Status: %1. |
| 0xB | Kan geen door berichten gesignaleerde interrupts afleveren. Het besturingssysteem gebruikt lijngebaseerde interrupts voor deze timer.%nInitialisatiestatus: %1. |
The High Precision Event Timer failed to deliver message signalled interrupts. The operating system will fall back to line based interrupts for this timer.%nInitialization status: %1. |
| 0xC | Tijdens de vorige overgang van de systeemenergiemodus is het geheugen door de platformfirmware beschadigd. Controleer of er firmware-updates voor uw systeem zijn. |
The platform firmware has corrupted memory across the previous system power transition. Please check for updated firmware for your system. |
| 0xD | De bewakingstimer van het systeem is ingeschakeld. |
The system watchdog timer was triggered. |
| 0x50000002 | Fout |
Error |
| 0x50000003 | Waarschuwing |
Warning |
| 0x50000004 | Informatie |
Information |
| 0x50000005 | Uitgebreid |
Verbose |
| 0x90000001 | Microsoft-Windows-HAL |
Microsoft-Windows-HAL |
| 0x90000002 | System |
System |
| 0x90000003 | Microsoft-Windows-HAL/Debug |
Microsoft-Windows-HAL/Debug |
| 0xB0000005 | Vanwege een verwachte omstandigheid wordt een andere beschikbare platformtimer gebruikt in plaats van de processorcyclustellers. Status: %1. |
Due to an expected condition, the operating system will use another available platform timer in lieu of the processor's cycle counters. Status: %1. |
| 0xB0000007 | De processorcyclusteller op processor %2 is gecontroleerd door processor %1. Er is een tellingsverschil van %3 geconstateerd. Er is een communicatievertraging van circa %4 tussen deze processors waargenomen. |
The processor cycle counter on processor %2 has been probed by processor %1. A counter delta of %3 was detected. The approximate communication delay between these processors was detected to be %4. |
| 0xB0000008 | De processorcyclustellers zijn vanaf processor %1 gesynchroniseerd binnen aanvaardbare werkingsdrempels. Er is een maximaal positief verschil van %3 en een maximaal negatief verschil van %4 waargenomen. Synchronisatie is gedurende %5 microseconden uitgevoerd. |
The processor's cycle counters have been successfully synchronized from processor %1 within acceptable operating thresholds. The maximum positive delta detected was %3 and the maximum negative delta was %4. Synchronization executed for %5 microseconds. |
| 0xB0000009 | De processorcyclusteller op processor %2 is bij poging %5 gesynchroniseerd met processor %1 door middel van een correctie van %4 cycli. Dit heeft geresulteerd in een verschil van %3 cycli. |
The processor cycle counter on processor %2 was synchronized against processor %1 using an adjustment of %4 cycles on attempt %5. This resulted in a delta of %3 cycles. |
| 0xB000000A | Fout bij het synchroniseren van de processorcyclustellers: kan de processors niet binnen aanvaardbare werkingsdrempels synchroniseren. Status: %1. |
The synchronization of the processor's cycle counters was not able to synchronize the processors within acceptable operating thresholds. Status: %1. |
| 0xB000000E | De watchdog-activeringstimer is gestart. |
The watchdog wake timer was triggered. |